Por favor, use este identificador para citar o enlazar este ítem:
http://ciateq.repositorioinstitucional.mx/jspui/handle/1020/474| Método de prueba alterno para validación eléctrica del circuito receptor de USB 2.0 | |
| Marcos Alberto Camarena Rivera | |
| HECTOR EDMUNDO RAMIREZ GOMEZ NOE AMIR RODRIGUEZ OLIVARES | |
| Acceso Abierto | |
| Atribución-NoComercial-CompartirIgual | |
| USB 2.0 Validación eléctrica Sensibilidad de receptor Electrical validation Receiver sensitivity | |
| Cuando un nuevo diseño de microprocesador sale del proceso de fabricación, cientos o incluso miles de ingenieros en todo el mundo colaboran para efectuar el encendido inicial en una plataforma de validación, posteriormente se somete a un proceso extensivo de pruebas que puede durar semanas o meses para asegurar que el diseño es correcto y descubrir cualquier error. El diseño entonces es mejorado y se envía de regreso a la fábrica para producir una nueva versión. Una vez que el microprocesador pasa todas las pruebas completas de validación a nivel sistema y cumple con los criterios de calidad esperados, es entonces cuando se encuentra listo para la producción masiva. Una etapa fundamental en las actividades de prueba es la Validación Eléctrica de las diferentes interfaces contenidas en un nuevo diseño de microprocesador, una de las cuales corresponde al bloque circuitos de USB 2.0. La Validación Eléctrica de USB 2.0 en Velocidad Alta para circuitos receptores, que se ha utilizado en múltiples generaciones de microprocesadores de Intel ®, se basa en la prueba de conformidad eléctrica de Sensibilidad del Receptor en Modo Device; definida por el Foro de Implementadores de USB (USB-IF, 2000), se ejecuta en Modo Dual de funcionamiento (Host y Device) bajo sistema operativo Windows. Esta investigación presenta una nueva estrategia de prueba para el circuito receptor de USB 2.0 encaminada hacia el desarrollo de una manera simplificada y conveniente de ejecutar la prueba en Modo Host y eliminar las dependencias de Windows y el controlador de USB para habilitar USB2 Modo Device. Desarrollada en el Centro de Diseño de Intel ® Guadalajara durante 2019, esta prueba redujo drásticamente el tiempo requerido para asegurar la Validación Eléctrica del circuito receptor de USB 2.0 en las primeras versiones de productos. Se pretende que este nuevo método de prueba sea la opción preferida para las actividades de validación a través de las diferentes unidades de negocio y segmentos de productos. As a new design of microprocessor comes out of the fabrication process, hundreds or even thousands of engineers worldwide go into high gear to power it on for the first time in a validation platform, then it will go through an extensive validation cycle that can last from weeks to months, to ensure the design is correct and with the goal to uncover any bugs. The design is then improved and sent back to the Fab to produce a new revision. Once a microprocessor passes all the complete set of validation tests at system level and complies with stringent quality criteria, then it’s ready for mass production. A key part of the test activities is the Electrical Validation of the different interfaces contained in the new design of the microprocessor, and one of these corresponds to the USB 2.0 circuit blocks. Electrical validation of USB 2.0 High Speed receiver, used for multiple generations of Intel ® products, has been relying on Compliance Receiver Sensitivity test method performed in Device Mode, as defined by USB Implementers Forum (USB-IF, 2000). The test is executed with the USB controller enabled as Dual Role (Host and Device) within Windows OS. This investigation presents a new test strategy aimed at developing a more simplified and convenient test method performed in Host Mode. New test emerged as a better alternative to eliminate the dependencies from Windows OS and the USB driver to enable Device Mode and achieve dual-role support. Deployed during 2019 at Intel ® Guadalajara Design Center, this new test dramatically reduced the required time to start Electrical Validation activities of the receiver circuit during early stages of products. New method is intended to be the product of record solution for validation activities of USB 2.0 receiver circuit across business units and product segments. | |
| CIATEQ, A.C. | |
| 2020 | |
| Tesis de maestría | |
| Español | |
| Público en general | |
| CIRCUITOS INTEGRADOS | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Sistemas Inteligentes Multimedia |
Cargar archivos:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| CamarenaRiveraMarcos MSIM 2020.pdf | Tesis de maestría en texto completo | 688.26 kB | Adobe PDF | Visualizar/Abrir |